2026年9月07日に公開 · 2026年9月27日時点で募集中であることを確認済みです
この企業はあなたの会社ですか？8 to 10 yrs of experience in DFT architecture, scan Insertion, compression at core level and SoC level. Experience in ATPG pattern generation, coverage analysis Experience with timing and no-timing simulations Experience in Memory-BIST Have understanding of SSN architecture, clock architecture, OCC
無料アカウントを作成すると、求人の全文を見て応募できます。
